(19)日本国特許庁(JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2000-510288 (P2000-510288A)

(43)公表日 平成12年8月8日(2000.8.8)

(51) Int.Cl.7 HO1L 27/00 識別配号 301

H01L 27/00

テーマコード(参考)

HO1L 25/065

25/07

FΙ

301B

25/08

В

25/18

審查請求 有

予備審査請求 有 (全 41 頁)

(21)出願番号 特願平10-520556

(86) (22)出顧日

平成9年10月27日(1997.10.27)

(85)翻訳文提出日

平成11年4月9日(1999.4.9)

(86)国際出願番号

PCT/US97/18979

(87)国際公開番号

WO98/19337

(87)国際公開日

平成10年5月7日(1998.5.7)

(31) 優先権主張番号 60/030, 425

(32)優先日

平成8年10月29日(1996.10.29)

(33)優先権主張国

米国(US)

(81) 指定国

EP(AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L

U, MC, NL, PT, SE), JP, KR, US

(71)出願人 トルーサイ・テクノロジーズ・エルエルシ

アメリカ合衆国カリフォルニア州94086・ サニーペイル・ノースパストリアアペニュ

- 657

(72)発明者 シニアギン、オレグ

アメリカ合衆国カリフォルニア州95060・


サンタクルス・ノベルドライブ 1047

(74)代理人 弁理士 大島 陽一

(54) 【発明の名称】 集積回路及びその製造方法

(57) 【要約】

縦型集積回路において用いるのに適した背面側コンタク トパッドを製造するために、ウエハ(110)の表面側 にピアが形成され、誘電体(140)及びコンタクトパ ッド金属(150)がそのピア内に堆積する。その後そ の金属が露出するまで(150C)ウエハ背面側がエッ チングされる。そのエッチングによりピア底面(140 A、140B) において絶縁体が露出するとき、その絶 **椽体はウエハ材料(例えばシリコン)より遅くエッチン** グされる。それゆえ誘電体がエッチング除去され、金属 が露出するとき、誘電体は、その露出した金属コンタク トパッド周囲において、ある実施例では約8μmだけウ エハ背面側から下方に突出する。コンタクトパッドが下 側をなす回路にはんだ付けされるとき、突出した誘電体 部分がウエハとコンタクトパッドとの間の絶縁性を改善 する。



【特許請求の範囲】

1. 集積回路を製造するための方法であって、

第1の側に1つ或いはそれ以上の開口部を有する本体を設ける過程と、

前記1つ或いはそれ以上の各開口部内に第1の誘電体及び導体を形成する過程であって、前記各開口部内の前記導体が、前記第1の誘電体により前記本体から 隔離される、該過程と、

前記本体の第2の側から材料を除去し、前記各開口部の前記導体を露出させる 過程とを有し、前記材料の前記除去過程が、前記第1の誘電体の除去速度が前記 本体の材料の除去速度より遅くなる処理からなることを特徴とする方法。

- 2. 前記処理において、前記第1の誘電体の前記処理速度が、前記本体の前記材料の前記処理速度の約10分の1であることを特徴とする請求項1に記載の方法
- 3. 前記処理において、前記誘電体の前記処理速度が前記導体の前記処理速度より速いことを特徴とする請求項1に記載の方法。
- 4. 前記本体の前記第2の側からの前記材料の除去に後続して、前記第2の側上に露出した前記導体上を除いて、前記本体の前記第2の側上に第2の誘電体を形成する過程を有することを特徴とする請求項1に記載の方法。
- 5. 前記第2の側から材料を除去する過程が、前記本体が非接触ホルダ内に保持され、概ね常圧で前記本体の前記第2の側をプラズマエッチングする過程からなることを特徴とする請求項1に記載の方法。
- 6. 前記第2の側からの前記材料の除去が完了する前に、前記本体をダイシング する過程をさらに有し、

前記第2の側から材料を除去する過程が、個々のダイから材料を除去する過程 からなることを特徴とする請求項1に記載の方法。

7. 前記第2の側から材料を除去する過程が、

前記本体がダイシングされる前に前記第2の側から材料を除去する過程と、 前記本体がダイシングされた後に個々のダイから材料を除去する過程とからな ることを特徴とする請求項6に記載の方法。

- 8. 個々のダイから材料を除去する過程に先行して、前記本体の前記ダイを検査する過程を有し、個々のダイから前記材料を除去する過程が、前記検査に合格したダイ上でのみ実行されることを特徴とする請求項6に記載の方法。
- 9. 前記本体が半導体材料からなることを特徴とする請求項1に記載の方法。
- 10. 前記第2の側からの前記材料の除去後に、別の集積回路のコンタクトパッドと接触する少なくとも1つの露出した導体を用いて、前記本体の少なくとも1つの集積回路を1つ或いはそれ以上の他の集積回路に接続し、縦型集積回路を形成する過程をさらに有することを特徴とする請求項1に記載の方法。
- 11.集積回路であって、

本体の第1の側内に或いはその上に形成される1つ或いはそれ以上の回路素子 を有する半導体本体と、

前記本体の第2の側から突出する1つ或いはそれ以上の導電性コンタクトであって、少なくとも1つのコンタクトが、1つ或いはそれ以上の導電線により前記第1の側内に或いはその上に形成される1つ或いはそれ以上の回路素子に接続される、該導電性コンタクトと、

各コンタクトを前記本体から隔離する誘電体であって、各コンタクトに隣接する前記誘電体が、各コンタクト周囲の前記第2の側の前記半導体材料から突出する、該誘電体とを有することを特徴とする集積回路。

- 12. 各コンタクト周囲の前記誘電体が、前記第2の側に垂直な方向において少なくとも8 μ mだけ前記第2の側の前記半導体材料から突出することを特徴とする請求項11に記載の集積回路。
- 13. 前記コンタクトを除いて、前記回路の前記第2の側を被覆する誘電体をさらに備えることを特徴とする請求項11に記載の集積回路。
- 14. 前記コンタクトの少なくとも1つが別の集積回路上の導電性コンタクトと接触するように1つ或いはそれ以上の他の集積回路と結合して、前記結合により 縦型集積回路が形成されることを特徴とする請求項11に記載の集積回路。
- 15. 集積回路を製造するための方法であって、

第1の側に1つ或いはそれ以上の開口部を有する本体を設ける過程と、

前記各開口部内の導体が第1の誘電体により前記本体から隔離されるように、 前記1つ或いはそれ以上の各開口部内に前記第1の誘電体及び前記導体を形成す る過程と、

前記本体の第2の側から材料を除去し、各開口部の前記導体を露出する過程と

1つ或いはそれ以上のコンタクト上に誘電体層を形成しない処理により、前記本体の前記第2の側上に誘電体層を形成する過程とを有することを特徴とする方法。

- 16. 前記本体の前記第2の側上に前記誘電体層を形成する過程が、前記第2の側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記1つ或いはそれ以上のコンタクト上に誘電体を形成することなく前記誘電体層を形成する過程からなることを特徴とする請求項15に記載の方法。
- 17. 縦型集積回路を製造するための方法であって、

複数の個別の集積回路を製造する過程を有し、

前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の 最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成す ることを特徴とする方法。

- 18. 前記個別の集積回路を製造する過程が、前記回路が非接触ホルダ内に保持され、前記個別の回路の少なくとも1つを背面側エッチングする過程からなることを特徴とする請求項17に記載の方法。
- 19.集積回路を製造するための方法であって、

半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、

前記ウエハをダイにダイシングする過程と、

- 1つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得られる前記1つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とする方法。
- 20. 複数の集積回路を製造する過程が、前記ウエハの第1の側内に或いはその

上に1つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエハの前記第1の側の一部である第1の側を有し、

前記薄型化処理中に、前記1つ或いはそれ以上の各ダイの前記第1の側が、前記1つ或いはそれ以上のダイの前記第1の側内に或いはその上に製造される1つ或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面することを特徴とする請求項19に記載の方法。

- 21. 前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであることを特徴とする請求項19に記載の方法。
- 22. 前記ウエハがシリコンからなることを特徴とする請求項19に記載の方法
- 23. 前記1つ或いはそれ以上のダイの前記薄型化過程に先行して、前

記集積回路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行されることを特徴とする請求項19に記載の方法。

【発明の詳細な説明】

集積回路及びその製造方法

発明の背景

本発明は集積回路に関連し、より詳細にはチップ相互接続及び半導体チップ背面側へのコンタクトパッドの形成、さらに回路索子製造後の集積回路の薄型化に関連する。

チップ「第2面」側にコンタクトを形成するためのいくつかの方法が、Bertin 等に1993年12月14日に付与された「Three Dimensional Multichip Pack age Methods of Fabricaion」というタイトルの米国特許第5,270,261号に開示される。さらに別の技術が望まれている。

発明の概要

本発明は半導体ダイ(或いは「チップ」)において背面側コンタクトパッドを 形成するための方法を提供する。背面側コンタクトパッドは、ダイを、そのダイ の下側をなすダイに接続し、マルチダイ縦型集積回路を形成するのに適している 。また本発明は縦型集積回路を提供する。さらに本発明は、ダイが縦型集積回路 の一部であるか否かにかかわらず個々のダイを薄型化するための方法を提供する

本発明のいくつかの実施例では、背面側コンタクトパッドは以下のように形成される。半導体ウエハの表面側をマスクを用いてエッチングすることにより、背面側コンタクトパッドが形成されるべき各位置においてビアが形成される。誘電体がそのビア上に堆積し、導電性層(例えば金属)がその誘電体上に堆積する。各ビアにおける導電性層の底面部分が背面側コンタクトパッドを形成することになる。

集積回路が形成された後、背面側コンタクトパッドが露出するまで、ウエハが 背面側からエッチングされる。そのエッチングにより、基板を

パッドから分離する誘電体がエッチングされるのよりも速くウエハ基板がエッチングされる。それゆえ誘電体が各背面側コンタクトパッド周囲の基板に対して下方に突出するようになり、ウエハ基板は誘電体より低くなる。こうして誘電体は

基板から背面側コンタクトパッドを絶縁する。

いくつかの実施例では、ウエハは背面側エッチング中に非接触ウエハホルダに より保持される。ウエハの表面側はそのホルダに物理的に接触はしない。それゆ えエッチング中にウエハを保護するために表面側を保護層で覆う必要はない。さ らにホルダが表面側回路をエッチングから保護する。

ウエハは、背面側エッチング前後にダイにダイシングされる。

いくつかの実施例では、背面側コンタクトパッドは縦型集積化に用いられる。

いくつかの実施例では、ダイは縦型集積回路には用いられない。そのダイはそ の縦方向寸法を低減するために薄型化される。

他の実施例及び変形例も本発明の範囲内にある。

図面の簡単な説明

第1図-第7図、第8A図並びに第8B図は、背面側コンタクトパッドの製造工程における半導体ウエハを示す断面図である。

第9図及び第10図は、第8A図の背面側コンタクトパッドを有する3つのダイを示す。ダイは縦型集積回路において互いに接続されている。

第11図-第13図は、背面側コンタクトパッドの形成工程における半導体ウエハを示す断面図である。

第14図及び第15図は、それぞれ縦型集積回路内に接続される3つのダイを示す。

第16図は、背面側エッチングにより半導体ウエハを薄型化するため

の方法及び装置を示す。

第17図及び第18図は、個々のダイを薄型化工程を示す。

好適な実施例の詳細な説明

第1図は、背面側コンタクトパッドを備えた集積回路を有するダイをその一部 に設けたウエハ104を示す。背面側コンタクトパッドは、そのダイと下側をな すダイとを接続し、「縦型集積回路」を形成するのに適している。2つのダイが 互いの上側に積層され、その回路が占有する横方向面積を低減するであろう。

ウエハ104はシリコン基板110を含む。いくつかの実施例ではウエハは、

基板 110内、基板 110上並びにまた基板 110下に、トランジスタ、コンデンサ、抵抗、導電線並びにまた他の回路素子、或いは回路素子の一部を形成するように処理されている。他の実施例では、いかなる回路素子の部分も形成されていない。ウエハの厚さは、製造されるダイの厚さより厚くなる。いくつかの実施例では、ウエハ104は $600-750\mu$ m厚(寸法Wが $600-750\mu$ m)である。集積回路の製造が完了するとき、ウエハはウエハ背面側 104 Bをエッチングすることにより薄型化されるであろう。いくつかの実施例では、ダイの最終的な厚さは $100-350\mu$ m以下である。他の実施例では、他の厚さが実現される。製造の初めの段階においてより厚いウエハを与えることにより、ウエハの強度が増し、その結果、製造歩留りが改善される。

第1図-第3図は、背面側コンタクトパッドが製造されるビアを形成するためのウエハ表面側上のシリコン基板110のエッチング処理を示す。第1図に示されるように、アルミニウム層120がシリコン110上に堆積する。いくつかの実施例では、アルミニウム層は0.8-1.2 μ m厚であり、別の実施例では1 μ m厚である。他の実施例では、他

の厚さが用いられる。フォトレジスト(図示せず)が堆積し、パターニングされる。アルミニウム120はエッチングされ、シリコン110を露出する開口部124を形成する。いくつかの実施例では、アルミニウム120は殴浸漬によりエッチングされる。いくつかの実施例では、アルミニウム120はC1系真空プラズマエッチングによりエッチングされる。C1系真空プラズマエッチングは、「VLSI Electronic Microstructure Science」、Vol.「Plasma Processing for VLSI」(edited by Norman G. Einspruch, Academic Press, Inc. 1984)に記載されており、ここで参照して本明細書の一部としている。他の実施例では、他のアルミニウムエッチングが用いられる。

開口部124の幅がAとして示される。いくつかの実施例では、開口部124 は直径Aの円である。他の実施例では、開口部は一辺がAを有する正方形である 。他の実施例では、他の開口部形状が用いられる。開口部の中央部は、対応する 背面側コンタクトの中央部真上に位置する。開口部寸法は、開口部下側に形成さ れる背面側コンタクトパッドの寸法以下である。

開口部124と同様の他の開口部が、各背面側コンタクトパッドの位置に同時 に形成される。種々の開口部が、同一のウエハにおいて異なる形状及び寸法を有 する場合もある。

フォトレジストは剥離され、アルミニウム120をマスクとして、シリコン1 10がエッチングされる(第2図)。いくつかの実施例では、シリコンエッチン グは、上記Vol.「Plasma Processing for VLSI」に記載される等方性真空プラズ マエッチングである。他の実施例では、他の既知のエッチングが用いられる。エ ッチングにより、各背面側コンタクトパッドの位置に深さBのビア130が形成 される。第2図及び第3図には1つのビア130のみが示される。ビアの深さB は、製造されるダ

イの最終的な厚さと少なくとも同じ厚さである。いくつかの実施例では、ビア130の底面側は、アルミニウム120の対応する開口部124と同じ形状及び寸法を有する。ビアは上側に行くに従って大きくなる。第3図に示されるように、いくつかの等方性エッチング実施例では、ビア130の上側の寸法は、ビア底面のそれぞれの寸法より2Bだけ大きくなる。他の実施例では上側寸法はA+2Cである。ただしC口のであり、例えば0口C口Bである。エッチングが完全に異方性縦方向エッチングである場合(例えば水平方向エッチングレートが0である場合。これはいくつかの既知の反応性イオンエッチングの場合に有効である。)、C=0である。

アルミニウム120は、酸浸漬或いは当技術分野において既知の別の方法で除去される(第3図)。

いくつかの実施例では、ビア130のエッチングにおいて用いられるマスクはフォトレジストからなる。アルミニウムはマスクとして用いられない。しかしながら、ビアの深さBが20 μ mを超える実施例では、マスクはアルミニウム、或いはビア130のシリコンエッチングに対して十分な耐性を有する他の材料から形成される。

誘電体層140 (第4図) はウエハ上に堆積する。他の実施例では、層140

はドープされない二酸化シリコン並びにまたBPSGであり、 $1-2\mu$ m厚、例えば 1μ m厚である。他の実施例では、他の材料或いは厚さが用いられる。第4図では、層140は常圧で化学気相成長することにより形成されるBPSGである。シリコン110上側とビア130下側との間の距離はBに等しいままである。他の実施例では、熱酸化を含む他の成膜技術が用いられる。

導電性層150 (第5図) は誘電体140上に堆積する。いくつかの実施例では、層150はアルミニウム、金或いはニッケルからなる0.

8-1. $2\mu m$ (例えば $1\mu m$) 層である。これらの金属は真空スパッタリング により堆積させることができる。他の実施例では、層150は、コンタクトパッドのためにVLSIにおいて用いられる他の金属或いは合金、例えばシリコン或 いは銅、またはその両方をドープされたアルミニウムである。A1/Si/Cu を用いる実施例では、層150の厚さは $0.8-1.2\mu m$ である。ビア130 内の層150の底面部分150Cが背面側コンタクトパッドを形成するであろう

ビア130内の底面部分150Cは、それぞれの開口部124 (第1図) と同じ寸法(例えばA)を有する。

二酸化シリコンガラス層160(第6図)はTEOSから堆積し、ビア130を充填するためにウエハ上にスピンオンされる。酸化物160は平坦な上側表面を有する。いくつかの実施例では、ビア内に空隙は残されない。余剰の酸化物160はブランケットエッチングによりウエハからエッチング除去され、酸化物はビア130内には残されるが、ビアの外側には残されず、ウエハの上側表面は平坦になる。

他の実施例では、ビア130を充填するために他の材料及び処理が用いられる

導電性層150は標準的なフォトリトグラフィ技術によりパターニングされ、 ビア130の背面側コンタクトパッド150Cを集積回路素子に接続する導電線 (図示せず)を形成する(これらの素子の形成はこの時点ではまだ完了していない場合もある)。 いくつかの実施例では層150は、酸化物160の堆積後ではなく、酸化物160の堆積前に第5図の段階にパターニングされる。金属150をパターニングするために用いられるフォトレジストマスク(図示せず)がビア130内部の金属を保護する。パターニング後、マスクは除去され、スピンオンガラス(SOG)160がTEOSから堆積する。

ガラス160はウエハを平坦化するために用いられる。

その後のステップは、他の回路素子及び特に表面側コンタクトパッドを形成して、集積回路の製造を完了するために実行される。第7図の実施例では、これらのステップは以下のものを含む。

- 1. 誘電体層 170 (ドープされない二酸化シリコン並びにまた BPSG、 $1\mu m$ \mathbb{P}) の化学気相成長。層 170 は必要に応じて回路を製造するためにパターニングされる。
- 2. 誘電体 170 上への最終的な金属層 180 (例えば A1 / Si からなる $0.8-1.2 \mu$ m層) の堆積。金属 180 は表面側コンタクトパッドを形成するためにパターニングされる。第7図の実施例では、1 つのそのようなパッド 180 C が背面側パッド 150 C の上側をなす。
- 3. 層180上への保護誘電体190(ドープされない二酸化シリコン並びにまたBPSG、 1μ m厚)の堆積。
- 4. 金属180において下側をなすコンタクトパッドを露出するための誘電 体190のマスクエッチング。

その後ウエハ104背面が、常圧プラズマエッチングによりエッチングされる・常圧プラズマエツチングはO. Siniaguine,「Plasma Jet Etching at Atmosphe ric Pressure for Semiconductor Production」, 1996 1st International Symp osium on Plasma Process-Induced Damage, May 13-14, 1996, California, U. S. A., pages 151-153に記載されており、ここで参照して本明細書の一部としている。 適当なエッチング剤は、IPEC/Precision, Inc. of Bethel, Connecticutから購入できるPaceJet II (登録商標)であり、以下の付録に記載される。また参照して本明細書の一部としている「PACEJET II - The Revolutionary, Enabling Tech

nology for Material Removal」(IPEC/Precision, 1996)も参照されたい。別の適当なエッチング剤は、「Plasma Jet Etching.

Technology and Equipment. Silicon Wafer Thinning & Isotropical Etching at Atmospheric Pressure」(Az Corporation, Geneva, Switzerland, SEMICON / EUROPA'95),April 1995に記載されるタイプPLASM-AZ-05のプラズマエッチング 剤である。また参照して本明細書の一部としているPCT出願、1996年6月 18日公告のWO96/21943、1992年6月23日公告のWO92/12610、1992年6月23日公告のWO92/12273も参照されたい。 プラズマは、常圧に保持されたフッ素含有プラズマである。エッチングパラメータは以下のようになる。常圧で周囲温度においてAr(1slm)+CF4(3slm)プラズマである(「Slm」は標準1/minを表す)。 DC電力は12kWである。ウエハ温度は約300℃である。シリコンエッチング速度は、8インチウエハの場合約10 μ m/minである。こうしてウエハを1時間で720 μ m厚から120 μ m厚までエッチングすることができる。別法では、1時間当たり1.6ウエハを、720 μ mから360 μ mまでエッチングすることができる。そのエッチングは以下に記載される第16図に示される。

このエッチングにより、BPSG140はシリコンよの約10分の1の速度で エッチングされる。

そのエッチングにより、層150のアルミニウム、金或いはニッケルはエッチングされない。

その結果形成される構造体が第8A図に示される。背面側エッチング中に二酸化シリコン140が露出するとき、そのエッチングにより、二酸化シリコン140はシリコン110の約8分の1~10分の1の速度でエッチングされる。それゆえ、二酸化シリコンが背面側コンタクトパッド150Cからエッチング除去されるとき、金属150周囲の二酸化シリコンの底面部分140A及び140Bは、シリコン110よりさら

に下方に突出する。この突出部分140A及び140Bにより、シリコン基板1

10 が金属 150 から絶縁されるようになる。酸化物 140 が 1μ m厚であるいくつかの実施例では、 10μ mのシリコンが、 1μ mの酸化物 140 が背面側コンタクトパッド 150 Cからエッチング除去される間にエッチングされる。こうして突出する酸化物部分 140 A及び 140 Bの縦方向寸法 V は $8-10\mu$ m(いくつかの実施例では少なくとも 9μ m)であり、いくつかの実施例において、背面側コンタクトパッド 150 Cをシリコン基板から十分に絶縁する。

いくつかの実施例では酸化物 1 4 0 はさらに厚く、コンタクトパッド 1 5 0 C 露出後に残される突出部分 1 4 0 A 及び 1 4 0 B の縦方向寸法 V はより大きくなる。

いくつかの実施例では、プラズマ処理を継続して、ウエハ背面側上に誘電体層 192 (第8B図) を成長させる。詳細には、そのエッチングが完了するとき、フッ素含有ガス (例えば CF_4) は、プラズマ反応器において止められる。酸素 (或いは水蒸気)、または窒素、または酸素及び窒素の両方 (例えば空気)が、そのプラズマを供給される。酸素並びにまた窒素はシリコン110と反応し、酸 化シリコン (SiO或いはSiO2)、窒化シリコンSiN3 (例えばSi3N4) 並びにまた酸窒化物SiO3 N3 を形成する。

いくつかの実施例では、誘電体192は0.01-0.02μm厚であり、5 V未満の供給電圧で駆動されるパッケージ後の縦型集積回路において信頼性の高 い電気的絶縁性をもたらす。

第8日図のいくつかの実施例では、絶縁体192が300-500℃のウエハ温度で成長する。酸素並びにまた窒素の濃度は20-80%である。窒素を用いずに酸素を用いるいくつかの実施例では、 0.02μ m厚の酸化シリコンを成長させるための処理時間は約10分である。層

192の厚さは、ウエハ温度を高く、酸素並びにまた窒素濃度を高く或いは処理 時間を長くすることにより厚くすることができる。

層192を有する実施例では、金属150は、層192製造中にその下側表面上に非導電性層を形成しないように選択される。こうしていくつかの実施例では 金属層150は、層192を形成するために用いられる化学種(酸素或いは窒素)と反応しない金、プラチナ或いは他の金属である。別の実施例では、金属15 0はチタン或いは他の金属であり、誘電体192が成長するとき、その金属が導 電性層 (例えばTiN)を形成する。さらに別の実施例では、金属150は、積 層体の下側層がその表面上に非導電性材料を形成しないような金属層の積層体で ある。例えばいくつかの実施例では、下側層は金、プラチナ或いはチタンであり 、上側層はアルミニウムである。

集積回路素子の製造ステップは、任意の適切な方法において第1図-第7図、 第8A図、第8B図の背面側コンタクトパッド製造ステップと混在させることが できる。

その後ウエハ104はダイにダイシングされる。第9図-第10図は3つのダイ200.1、200.2、200.3の縦方向相互接続部を示しており、それらは第1図-第7図、第8A図並びに第8B図も含む場合があるウエハ処理から得られる(層192は第9図-第10図には示されないが、いくつかの実施例では存在する)。異なるダイ200は異なる集積回路を含む場合もあり、異なるウエハ104から得られる場合もある。第9図-第10図の参照番号における添字「. i」(i=1、2、3)は、ダイ200.iにおける第1図-第7図、第8A図、第8B図の同一番号への対応を示す。例えば、150C.3はダイ200.3における背面側コンタクトパッドを示す。

ウエハがダイシングされた後、はんだボール210. i (第9図) が

金属180.iの各表面側コンタクトパッド上に自動装置により配置される。はんだ210は、金属150或いはダイ内に存在する可能性がある任意の他の金属より低い融点を有する。いくつかの実施例では、はんだ200.iはすず、鉛或いはその合金からなる。いくつかの実施例では、はんだの融点は120-180である。

いくつかの実施例では、はんだの代わりに導電性エポキシ或いは導電性ポリマ が用いられる。

下側をなすダイに接続される各背面側コンタクトパッド150Cが、下側をなすダイのそれぞれのはんだボール210上に配置されるようにダイが配列される

。例えばコンタクトパッド150C.3は、はんだボール210.2上に配置される。いくつかの実施例では、他のダイ(図示せず)が、ダイ200.3の上側及びダイ200.1の下側をなす。ダイは互いに押圧され、加熱される。加熱温度ははんだ210を溶融或いは軟化するのに十分な温度である。いくつかの実施例では、加熱温度は120~180℃である。圧力は、金属180の表面側パッドと下側をなす背面側パッド150Cとの間の良好な電気的なコンタクトを形成するのに十分な圧力である。いくつかの実施例では、ウエハを互いに押圧するために加えられる力は100-200gである。

はんだ210及び金属180の表面側コンタクトパッドを露出する誘電体190開口部の寸法は、溶融したはんだが背面側コンタクトパッド150Cの横方向端部に達しないように選択される。例えば、溶融したはんだ210.2は、コンタクトパッド150C.3の端部150C.E.3には達しない。対応する背面側コンタクトパッド150Cに接触する溶融したはんだは、はんだとパッドとの間の境界面において作用する表面張力により背面側コンタクトパッドの中央部に保持される。その結果はんだ210は、上側をなすウエハのシリコン110に接触しない。

突出部分140A及び140B(第8A図)は、露出した金属150とシリコン110との間の距離を増加させる。はんだは金属には付着するが、酸化物140には付着しないため、突出部分140A及び140Bにより、はんだ210がシリコン110に接触するのを防ぐことができる。誘電体192(第8B図)を用いる実施例では、誘電体192により、シリコン110がはんだと接触するのをさらに防ぐことができる。

その後その構造体は冷却される。ダイは縦型集積回路において互いに接続され たままである。

その構造体を強化するために、構造体は真空チャンバ内に配置され、誘電体接着剤220が、当分野における既知の方法によりダイ200間に導入される。接着剤は、はんだ210により形成されるコンタクト間の空間を充填する。

第10図は、はんだ210上に固定された背面側コンタクトパッド150Cを

有する構造体を示す。いくつかの実施例では、表面側コンタクトパッドを露出する誘電体190の各開口部の幅W10は50-100 μ mである。いくつかの実施例では各開口部は円であり、その開口部幅は開口部直径である。他の実施例では開口部は正方形であり、その幅はその1辺の長さである。各背面側コンタクトパッド150Cの幅W11は30-50 μ mである。その幅は、誘電体190の開口部の場合に上記したように、直径或いは1辺の長さである。隣接するダイのシリコン基板110の下側表面間距離D10は50 μ m未満である。各ビア130のアスペクト比はいくつかの実施例では2:1より小さく、ある実施例では約1:1である。アスペクト比が低いため歩留りが改善される。誘電体190の開口部及びコンタクトパッド150Cの幅をより大きくすることにより、すなわちはんだ接続部の面積を大きくすることにより、局部的な加熱が生じる際の熱放散を改善する。

その後マルチダイ構造体は、当技術分野における既知の方法を用いて、プラス チック或いはセラミックパッケージ、または他のパッケージ内に封入される。

第11図-第13図では、ビア130を充填する材料160は二酸化シリコンではなく金属である。第11図では、ウエハは第1図-第5図に示されるように処理される。金属ボール160は、当技術分野における既知の方法を用いて各ビア130内に自動装置により配置される。別法では、金属160は電着により堆積する。電着処理前に、ウエハ表面側は誘電体マスク(図示せず)によりマスクされる。いくつかの実施例では、マスクはフォトレジストからなる。開口部は各ビア130領域のマスク内に形成される。その後電着が実行され、開口部を介してビア内に金属160を堆積させる。その後マスクは除去される。他の実施例にでは、金属160を堆積させるために他の方法が用いられる。

金属160は、ダイ間を接触させるために用いられるはんだ210(第9図) より高い融点を有する。しかしながら、金属160は層150より低い融点を有 する。適当な金属は、すず(融点232 $^{\circ}$)、亜鉛(融点420 $^{\circ}$)並びにその 合金を含む。相互接続部としてアルミニウムを用いるいくつかの実施例では、金 属160融点は600 $^{\circ}$ 以下である(アルミニウム融点は660 $^{\circ}$ である)。 いくつかの実施例では、各ビア130内の金属160の体積はビアの容積より 小さくし、金属160が溶融するとき、そのビアから溢れ出さないようにする。

ウエハは、層150を溶融することなく金属160(第12図)を溶融するように加熱される。第12図では、金属充填物160の上側表面は、ビア外側の金属150の上側表面と同一平面になるか、或いはそれより低くなる。いくつかの実施例では、金属160はビアから溢れ出し、

ビア外側のウエハの上側表面上に広がる。

その後第13図に示されるように、任意の他の回路素子をビア表面上に形成することができる。詳細にはいくつかの実施例では、金属層150がパターニングされ、第6図の実施例の場合に上記したような導電線を形成する。金属150がエッチングされるとき、ビア130から溢れ出た上側をなす金属160が同時にエッチングされる。

誘電体170 (例えばBPSG)、表面側コンタクトパッドを実現する最終的な金属180 (例えばA1/Si)並びに誘電体190 (例えばBPSG、第13図参照)が堆積し、第7図の実施例と同様にフォトリングラフィを用いてパターニングされる。いくつかの実施例では、金属180は、真空スパッタリング或いは熱蒸着によるアルミニウム堆積物である。堆積中のウエハ温度は250-30℃以下である。ウエハ温度は金属160の融点以下である。

第8A図に関連して上記したように、ウエハは薄型化される。いくつかの実施例では、第8B図に関連して上記したように、誘電体192が堆積する。他の実施例では誘電体192は省略される。その後の製造は第9図及び第10図に示したように行われる。はんだ210の溶融或いは軟化を含む第8A図、第8B図、第9図、第10図の全ての処理ステップは、金属160の融点より低い温度で実行される。

金属160は集積回路の機械的強度を増加させる。また金属160は、局部加熱が生じる際の熱放散を改善する。

第14図では、充填物160が省略される。第5図の構造体の製造後、誘電体190 (いくつかの実施例ではBPSG)が導電性層150上に堆積する。誘電

体190はマスクエッチングによりビア130内から除去される。またエッチングにより、領域150Fのように、金属150の選択された領域から誘電体19 0が除去され、ビア130から離隔して表面側コンタクトパッドを形

成する。

ウエハはダイにダイシングされる。ビア130の深さより大きな直径のはんだボール210がビア内に配置される。またはんだは、上側をなすダイの背面側コンタクトパッド150Cに接続される表面側コンタクトパッド150F上にも配置される。はんだが溶融或いは軟化するとき、そのはんだの上側表面が、コンタクト150F上のはんだ部分(図示せず)の上側表面と概ね同じ高さになるように、ビア130内のはんだ210は十分に厚くされる。第9図一第10図に記載したように、ダイ200は整列され、互いに押圧され、加熱される。はんだが溶融或いは軟化し、隣接するダイとの間のコンタクトを形成する。

いくつかの実施例では、上側ダイを除く各ダイの層190は、シリコン基板1 10或いは(存在する場合には)隣接する上側をなすダイの誘電体192と接触 する。層190とシリコン110或いは誘電体192との間の摩擦力がせん断力 に対する十分な耐性をもたらすため、いくつかの実施例では接着剤は省略される

いくつかの実施例では、上側の各ビア130の幅W14は90-150 μ mである。各背面側コンタクトパッド150Cの幅W11は30-50 μ mである。 隣接するダイ上の同様の点間、例えば隣接するダイの基板110の下側表面間距離D14は30-50 μ mである。

第15図では、表面側コンタクトパッドはビア130の上側にはない。表面側コンタクトパッド150Fはビア130外側に形成される。パッド150Fは、第14図に記載したようなA1/Si層150から、或いは他の金属層から形成される。いくつかの実施例では充填物160は省略されるが、別の実施例では存在する。はんだボール210はコンタクトパッド150F上のBPSG190開口部に配置される。対応する表面側コンタクトパッド150F上に背面側コンタクトパッド150C

が配置されるように、ダイが配列される。第9図、第10図並びに第14図に関連して上記したように、ダイは加熱され、互いに押圧される。

はんだ210はコンタクトパッド間のコンタクトを形成する。第9図及び第10図に関連して上記したように、接着剤(図示せず)がダイ間の空間に導入される。第15図のいくつかの実施例では、誘電体192(第8B図)が存在するが、他の実施例では存在しない。

いくつかの実施例では、誘電体 190 の上側表面から背面側コンタクトパッド 150 Cの下側表面までで計測したダイ厚 T15 は 25μ mである。他の実施例 では他の厚さが用いられる。

第16図は、コンタクトパッド150C及び(選択的に)誘電体192の堆積 物を露出するエッチングを含む背面側プラズマ処理を示す。その処理は、IPEC/P recision, Incから購入できるエッチング剤PaceJet IIにおいて或いは第8A図に 関連して上記したような他のエッチング剤において常圧で実行される。エッチン グ及び堆積中に、ウエハ104は非接触ウエハホルダ1610に保持される。ウ エハ表面側はホルダ1610の方に向けられる。ホルダ1610は、ウエハと物 理的に接触することなく上側からウエハを保持する。参照して本明細書の一部と している1980年5月8日に公告された発明者A. F. Andreev及びR. A. LuusのU SSR発明者証第732198号も参照されたい。ウエハホルダ1610とウエ ハ104との間の円形ガス流(渦流)1614により、ウエハはホルダに近接し て保持されるが、ウエハはホルダに接触することはない。それゆえウエハ表面側 上の回路1618が、ホルダと物理的に接触するのを防ぐために、またはエッチ ングされるのを、或いは逆にプラズマジェット1624により損傷を受けるのを 防ぐために保護層を設ける必要はない。発生器により発生したプラズマジェット 1624がウエハ背面側104Bを走査するように、プラズマジェット発生器1 6 2

0は水平方向に移動する。

第17図-第18図は、ウエハを薄型化するために適した別の常圧プロセスを示す。第17図は、第17A図-第17D図からなる。第17A図は、薄型化処

理直前のウエハ104を示す。回路1618はウエハ表面側上に製造されている。いくつかの実施例では、ウエハ厚さは600-720μmである。シリコンが既知の方法(例えば機械研削)によりウエハ背面から除去され、ウエハ厚が150-350μmに減少する。その結果形成されるウエハが第17B図に示される。ウエハはチップ200にダイシングされる(第17C図)。各チップの厚さは150-350μmである。チップは、当技術分野における既知の方法により検査され、選別される。チップは常圧のフッ素含有プラズマによりさらに薄型化され、(選択的に)誘電体192が、第18図において示されるようにエッチング直後に背面側に堆積する。第18図のエッチング剤及び処理は第16図のものと同様であるが、第18図では非接触チップホルダ1610が、ウエハではなく個々のチップ(第18図では3チップ)を保持する。各チップはホルダ1610の個々のセグメント内に配置され、第16図と同様のガス流1614により適所に保持される。ビア底面における誘電体140が除去され、(選択的に)誘電体192が堆積するまで、プラズマジェット1624が背面側から全てのチップを走査する。回路1618用の保護層は必要ない。

チップの常圧背面側エッチングにより、チップの厚さは $50 \mu m$ 未満に減少する(第17D図)。

チップ200は、第10図、第14図、第15図に関連して上記したように積 層してパッケージ化されることができる。

第17図の二段階処理(例えば機械研削、その後プラズマ処理)は、いくつかの実施例では製造コストを低減する。実際には製造歩留りに依

存するが、未使用領域と共に「不良」ダイにより占有されるウエハの面積は相当量、例えばウエハの50%になる場合もある。ウエハが、薄型化が第17図の処理のように完了する以前にダイシングされ、さらに「良好な」ダイのみが薄型化され、(選択的に)誘電体192を設けられる場合には、ウエハ全体を薄型化し、かつウエハ全体に誘電体192を堆積するのに比べて薄型化及び堆積における時間及び原料が低減される。さらに 50μ mまで薄型化された6-8インチウエハは、同じ厚さを有しているが、より小さな横方向寸法(いくつかの実施例では

1インチ未満)を有するダイより壊れやすい。このことが、第17図の実施例に おいて製造コストが低減されるのとは別の本発明の利点である。

いくつかの実施例では、第16図、第17図並びに第18図の処理を用いて、 縦型集積回路には用いられないウエハ或いはダイを薄型化する。いくつかの実施 例では、背面側エッチングにより、導電性コンタクトが露出する場合も露出しな い場合もある。第16図一第18図の処理は、各ダイ或いはウエハの表面側内に 或いはその上側に、1つ或いはそれ以上の回路素子を製造する工程に後続する。 それゆえ回路素子の製造が、ウエハが最終的な厚さより厚いとき実行されるため 、機械的に強固になる。

上記実施例は例示であり、本発明を制限するものではない。詳細には、本発明は、縦型集積回路のダイの数(ダイの数は、2以上の任意の数にすることができる)により、或いは任意の特定の厚さ、開口部幅或いは他の寸法により制限されない。また本発明は任意の特定の材料により制限されるものではない。いくつかの実施例では、シリコン以外のウエハが用いられる。

付録

材料除去のためのPaceJet II技術

IPEC/Precisionから市販されるPaceJet IIは、背面薄膜除去及びウエハ薄型化のための方法を提供する。PaceJet IIは、処理ステップを削除することによりウエハ或いはデバイスの製造コストを低減する非接触材料除去システムである。またPaceJet IIにより、背面側研削装置の制限を超えるレベルまでウエハを薄型化することができる。

PaceJet IIは、IPEC's Plasma Assisted Chemical Etchingの常圧変形例、すなわちPACE、Technologyを用いる。この方法は、ウエハ基板或いは表面側デバイスを損傷することなく高いエッチング速度を達成する。

PaceJet IIはPACE Technologyを非接触ウエハ保持技術と組み合わせて、従来の研削及びウエット化学エッチングに関して著しい利点を提供する。

特徴及び利点

| 特徵 | 利点 |
|--------------------|--------------------|
| PACE の高速形成 | スループットの向上。円滑で、汚染 |
| | がなく、損傷のないウエハ表面の形 |
| | 成。 |
| 5 ウエハ円形コンベア処理 | スループットの向上。 |
| 惑星状ウエハ動作 | ┃一様な軸対称エッチング除去の実 ┃ |
| | 現。 |
| 常圧動作 | 非真空処理-複雑性及びコストの |
| | 低減。 |
| 非接触ウエハホルダ | 背面側処理の場合に、ウエハのデバ |
| | イス側との接触を排除。 |
| 窒素「ベール」 | 表面接触なくウエハを保持。レジス |
| | ト/テープを用いてウエハのデバ |
| | イス側を保護する必要性の排除。 |
| 低エネルギープラズマ | ウエハのデバイス側上に電荷が蓄 |
| | 積する危険性を排除。 |
| 小フットプリント (1.3 m²或い | クリーンルーム或いは必要とされ |
| は13.9ft²) | るチェイス面積の最小化。 |

応用例

| | PaceJet IIにより代 | |
|-------|------------------------------------|--------------|
| プロセス | 替或いは削減されるプロセスス | 利点 |
| | テップ | |
| 背面側薄膜 | 代替: | 研削損傷、例えばSi内 |
| 除去 | (a)研削、ウエットエッチン | の微小クラックの排除。 |
| | グ或いは真空プラズマ。 | 再現性。 |
| | (b)表面側へのレジスト被膜。 | プロセスステップ及び |
| | (c)レジスト剥離。 | 装置の低減。 |
| | | ウエット化学処理の排 |
| | | 除。 |
| 背面側ウエ | 代替: | 研削/ラッピングによ |
| ハ薄型化 | (a)レジスト被膜。 | る薄さ制限の排除。 |
| | (b) ウエットエッチング。 | デバイス側を保護する |
| · | (c)レジスト剥離。 | ことなく不具合層を除 |
| | | 去。 |
| | | チップパッケージング、 |
| | 15.44 | 速度並びに熱放散 |
| ウエハ処理 | 代替: | コストノウエハの低減。 |
| | (a)ラッピング或いは研削。 | ウエハ処理歩留りの改 |
| | (b)化学エッチング。 | 善。 |
| | 削減: | 投資の削減。 |
| | (a) 研磨ステップ数 (3)。 (b) 洗浄数 (3)。 | |
| 結合SOI | 代替: | コスト/結合ウエハの |
| 1 111 | 10日・ (a)精細な研削。 | 近滅。 |
| 型化 | (b)研磨及び洗浄(選択に | 歩留りの改善。 |
| 王儿 | よる)。 | 投資の削減。 |
| | | |
| | | 善。 |
| | 削 減: 檢查数。 | SOIウエハ品質の改善。 |

性能

| <u> </u> | ウェハノ時間 | | |
|--|--------------|--------------|--|
| | 1 5 0 -mm | 2 0 0 -mm | |
| 4 0 0 nm Si ₈ N ₄ 2 0 μm シリコン | 1 8 0 4 5 | 1 4 4 2 7 | |

Si除去深さに基づく表面粗さ


| | シリコン除去深さ(μm) | | | |
|-------------------------|--------------|--------|--------|--|
| 初期微小粗さにおける改 | 200 | 100 | 10 | |
| 善率 | 86% | 6 5 % | 10% | |
| 例:初期粗さ100nm の場合の最終粗さ | 1 4 nm | 3 5 nm | 9 0 nm | |


S i 除去深さ及びウエハサイズに依存しない


追加の材料除去非一様性 : < 0 . 5
 μ m


カセットーカセット間、全自動化動作。


システムフットプリント:約84cm(W)×156cm(D)















【図6】









【図9】








FIG.9












【図14】



【図15】



【図16】



【図17】




FIG.17A





FIG.17B



FIG.17C



FIG.17D



【手続補正書】特許法第184条の8第1項

【提出日】平成11年2月10日(1999.2.10)

【補正内容】

- 12. 各コンタクト周囲の前記誘電体が、前記第2の側に垂直な方向において少なくとも8 μ mだけ前記第2の側の前記半導体材料から突出することを特徴とする請求項11に記載の集積回路。
- 13. 前記コンタクトを除いて、前記回路の前記第2の側を被覆する誘電体をさらに備えることを特徴とする請求項11に記載の集積回路。
- 14. 前記コンタクトの少なくとも1つが別の集積回路上の導電性コンタクトと接触するように1つ或いはそれ以上の他の集積回路と結合して、前記結合により 縦型集積回路が形成されることを特徴とする請求項-11に記載の集積回路。
- 15. 集積回路を製造するための方法であって、

「第1の側に1つ或いはそれ以上の開口部を有する本体を設ける過程と、

前記各開口部内の導体が第1の誘電体により前記本体から隔離されるように、 前記1つ或いはそれ以上の各開口部内に前記第1の誘電体及び前記導体を形成す る過程と、

前記本体の第2の側から材料を除去し、各開口部の前記導体を露出する過程と

- 1つ或いはそれ以上の露出した導体上に誘電体層を形成しない処理により、前 記本体の前記第2の側上に誘電体層を形成する過程とを有することを特徴とする 方法。
- 16. 前記本体の前記第2の側上に前記誘電体層を形成する過程が、前記第2の側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記1つ或いはそれ以上の露出した導体上に誘電体を形成することなく前記誘電体層を形成する過程からなることを特徴とする請求項15に記載の方法。
- 17. 縦型集積回路を製造するための方法であって、

複数の個別の集積回路を製造する過程を有し、

前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の

最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成し

前記個別の集積回路を製造する過程が、前記個別の回路が非接触ホルダ内に保 持され、前記個別の回路の少なくとも1つを背面側エッチングする過程からなる ことを特徴とする方法。

19. 集積回路を製造するための方法であって、

半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、

前記ウエハをダイにダイシングする過程と、

1つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得られる前記1つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とする方法。

20. 複数の集積回路を製造する過程が、前記ウエハの第1の側内に或いはその上に1つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエハの前記第1の側の一部である第1の側を有し、

前記薄型化処理中に、前記1つ或いはそれ以上の各ダイの前記第1の側が、前記1つ或いはそれ以上のダイの前記第1の側内に或いはその上に製造される1つ或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面することを特徴とする請求項19に記載の方法。

- 21. 前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであることを特徴とする請求項19に記載の方法。
- 22. 前記ウエハがシリコンからなることを特徴とする請求項19に記載の方法
- 23. 前記1つ或いはそれ以上のダイの前記薄型化過程に先行して、前

記集積回路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行されることを特徴とする請求項19に記載の方法。

24. 前記処理が、材料の前記除去過程において除去される前記第1の誘電体の 総量の少なくとも実質的な一部を除去することを特徴とする請求項1乃至10の いずれか一項に記載の方法。

- 25. 材料の前記除去過程において除去される全ての前記第1の誘電体が、前記本体の材料の除去と同時に、しかしながら前記本体の前記材料より遅い速度で除去されることを特徴とする請求項1万至10のいずれか一項に記載の方法。
- 26. 材料の前記除去過程において除去される全ての前記第1の誘電体が、前記本体の半導体材料の除去と同時に、しかしながら前記本体の前記半導体材料より遅い除去速度で除去されることを特徴とする請求項1乃至10のいずれか一項に記載の方法。
- 27. 前記半導体材料がシリコンであることを特徴とする請求項26に記載の方法。
- 28. 前記第2の側からみて、前記各開口部の前記第1の誘電体が前記本体の半 導体材料により横方向に包囲され、

前記第1の誘電体が前記各開口部において除去され、前記第2の側から前記導体が露出するとき、前記本体の前記横方向に包囲する半導体材料が同時に、しかも前記第1の誘電体より速い速度で除去されることを特徴とする請求項1乃至10のいずれか一項に記載の方法。

- 29. 前記本体の前記材料より遅い速度で前記第1の誘電体を除去する過程が、 前記各開口部における前記導体と前記本体との間の電気的絶縁性を改善すること を特徴とする請求項1乃至10のいずれか一項に記載の方法。
- 30. 前記第2の側に露出した少なくとも1つの導体を、はんだを用い

て別の導体に取着する過程をさらに有し、前記第1の誘電体が前記露出した導体 周囲において前記第2の側から突出し、前記はんだと前記本体との間の電気的絶 縁性を改善することを特徴とする請求項1乃至10のいずれか一項に記載の方法

31. 材料を除去する前記処理が、少なくとも前記導体が前記各開口部において 露出するまで、前記第2の側において露出した前記材料の全てを除去する、マス クを用いないエッチングであることを特徴とする請求項1乃至10のいずれか一 項に記載の方法。 32. 前記各開口部の前記導体が露出した後、前記処理を継続して、前記本体の前記材料を除去すると同時に、前記本体の前記材料より遅い速度で前記第1の誘電体を除去することを特徴とする請求項1乃至10のいずれか一項に記載の方法

【手続補正書】

【提出日】平成11年8月2日(1999.8.2)

【補正内容】

請求の範囲

1. 集積回路を製造するための方法であって、

第1の側に1つ或いはそれ以上の開口部を有する本体を設ける過程と、

前記1つ或いはそれ以上の各開口部内に第1の誘電体及び導体を形成する過程であって、前記各開口部内の前記導体が、前記第1の誘電体により前記本体から 隔離される、該過程と、

前記本体の第2の側から材料を除去し、前記各開口部の前記導体を露出させる 過程とを有し、前記材料の前記除去過程が、前記第1の誘電体の除去速度が前記 本体の材料の除去速度より遅くなる処理からなることを特徴とする方法。

- 2. 前記処理において、前記第1の誘電体の前記処理速度が、前記本体の前記材料の前記処理速度の約10分の1であることを特徴とする請求項1に記載の方法
- 3. 前記処理において、前記誘電体の前記処理速度が前記導体の前記処理速度より速いことを特徴とする請求項1に記載の方法。
- 4. 前記本体の前記第2の側からの前記材料の除去に後続して、前記第2の側上 に露出した前記導体上を除いて、前記本体の前記第2の側上に第2の誘電体を形 成する過程を有することを特徴とする請求項1に記載の方法。
- 5. 前記第2の側から材料を除去する過程が、前記本体が非接触ホルダ内に保持され、概ね常圧で前記本体の前記第2の側をプラズマエッチングする過程からなることを特徴とする請求項1に記載の方法。
- 6. 前記第2の側からの前記材料の除去が完了する前に、前記本体をダイシング

する過程をさらに有し、

前記第2の側から材料を除去する過程が、個々のダイから材料を除去する過程 からなることを特徴とする請求項1に記載の方法。

7. 前記第2の側から材料を除去する過程が、

前記本体がダイシングされる前に前記第2の側から材料を除去する過程と、

前記本体がダイシングされた後に個々のダイから材料を除去する過程とからなることを特徴とする請求項6に記載の方法。

8. 個々のダイから材料を除去する過程に先行して、前記本体の前記ダイを検査 する過程を有し、個々のダイから前記材料を除去する過程が、前記検査に合格し

たダイ上でのみ実行されることを特徴とする請求項6に記載の方法。

- 9. 前記本体が半導体材料からなることを特徴とする請求項1に記載の方法。.
- 10. 前記第2の側からの前記材料の除去後に、別の集積回路のコンタクトパッドと接触する少なくとも1つの露出した導体を用いて、前記本体の少なくとも1つの集積回路を1つ或いはそれ以上の他の集積回路に接続し、縦型集積回路を形成する過程をさらに有することを特徴とする請求項1に記載の方法。
- 11. 集積回路であって、

本体の第1の側内に或いはその上に形成される1つ或いはそれ以上の回路素子 を有する半導体本体と、

前記本体の第2の側から突出する1つ或いはそれ以上の導電性コンタクトであって、少なくとも1つのコンタクトが、1つ或いはそれ以上の導電線により前記第1の側内に或いはその上に形成される1つ或いはそれ以上の回路素子に接続される、該導電性コンタクトと、

各コンタクトを前記本体から隔離する誘電体であって、各コンタクトに隣接する前記誘電体が、各コンタクト周囲の前記第2の側の前記半導体材料から突出する、該誘電体とを有することを特徴とする集積回路。

12. 各コンタクト周囲の前記誘電体が、前記第2の側に垂直な方向において少なくとも8 μ mだけ前記第2の側の前記半導体材料から突出することを特徴とする請求項11に記載の集積回路。

- 13. 前記コンタクトを除いて、前記回路の前記第2の側を被覆する誘電体をさらに備えることを特徴とする請求項11に記載の集積回路。
- 14. 前記コンタクトの少なくとも1つが別の集積回路上の導電性コンタクトと接触するように1つ或いはそれ以上の他の集積回路と結合して、前記結合により 縦型集積回路が形成されることを特徴とする請求項11に記載の集積回路。
- 15. 集積回路を製造するための方法であって、
 - 第1の側に1つ或いはそれ以上の開口部を有する本体を設ける過程と、

前記各開口部内の導体が第1の誘電体により前記本体から隔離されるように、 前記1つ或いはそれ以上の各開口部内に前記第1の誘電体及び前記導体を形成す る過程と、

前記本体の第2の側から材料を除去し、各開口部の前記導体を露出する過程と

- 1 つ或いはそれ以上の露出した導体上に誘電体層を形成しない処理により、前 記本体の前記第2の側上に誘電体層を形成する過程とを有することを特徴とする 方法。
- 16. 前記本体の前記第2の側上に前記誘電体層を形成する過程が、前記第2の側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記1つ 或いはそれ以上の露出した導体上に誘電体を形成することなく前記誘電体層を形 成する過程からなることを特徴とする請求項15に記載の方法。
- 17. 縦型集積回路を製造するための方法であって、

複数の個別の集積回路を製造する過程を有し、

前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の 最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成し

前記個別の集積回路を製造する過程が、前記個別の回路が非接触ホルダ内に保持され、前記個別の回路の少なくとも1つを背面側エッチングする過程からなる ことを特徴とする方法。

18. 集積回路を製造するための方法であって、

半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、

前記ウエハをダイにダイシングする過程と、

1つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得られる前記1つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とする方法。

19. 複数の集積回路を製造する過程が、前記ウエハの第1の側内に或いはその上に1つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエハの前記第1の側の一部である第1の側を有し、

前記薄型化処理中に、前記1つ或いはそれ以上の各ダイの前記第1の側が、前記1つ或いはそれ以上のダイの前記第1の側内に或いはその上に製造される1つ或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面することを特徴とする<u>請求項18</u>に記載の方法。

- 20. 前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであることを特徴とする請求項18に記載の方法。
- 21. 前記ウエハがシリコンからなることを特徴とする請求項18に記載の方法
- 22. 前記1つ或いはそれ以上のダイの前記薄型化過程に先行して、前記集積回路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行されることを特徴とする請求項18に記載の方法。
- 23. 前記処理が、材料の前記除去過程において除去される前記第1の誘電体の 総量の少なくとも実質的な一部を除去することを特徴とする請求項1乃至10の いずれか一項に記載の方法。
- 24. 材料の前記除去過程において除去される全ての前記第1の誘電体が、前記本体の材料の除去と同時に、しかしながら前記本体の前記材料より遅い速度で除去されることを特徴とする請求項1乃至10のいずれか一項に記載の方法。
- 25. 材料の前記除去過程において除去される全ての前記第1の誘電体が、前記本体の半導体材料の除去と同時に、しかしながら前記本体の前記半導体材料より

遅い除去速度で除去されることを特徴とする請求項1乃至10のいずれか一項に 記載の方法。

- 26. 前記半導体材料がシリコンであることを特徴とする<u>請求項25</u>に記載の方法。
- <u>27</u>. 前記第2の側からみて、前記各開口部の前記第1の誘電体が前記本体の半導体材料により横方向に包囲され、

前記第1の誘電体が前記各開口部において除去され、前記第2の側から前記導体が露出するとき、前記本体の前記横方向に包囲する半導体材料が同時に、しかも前記第1の誘電体より速い速度で除去されることを特徴とする請求項1乃至10のいずれか一項に記載の方法。

- 28. 前記本体の前記材料より遅い速度で前記第1の誘電体を除去する過程が、 前記各開口部における前記導体と前記本体との間の電気的絶縁性を改善すること を特徴とする請求項1乃至10のいずれか一項に記載の方法。
- 29. 前記第2の側に露出した少なくとも1つの導体を、はんだを用いて別の導体に取着する過程をさらに有し、前記第1の誘電体が前記露出した導体周囲にお

いて前記第2の側から突出し、前記はんだと前記本体との間の電気的絶縁性を改善することを特徴とする請求項1乃至10のいずれか一項に記載の方法。

- 30. 材料を除去する前記処理が、少なくとも前記導体が前記各開口部において 露出するまで、前記第2の側において露出した前記材料の全てを除去する、マス クを用いないエッチングであることを特徴とする請求項1乃至10のいずれか一 項に記載の方法。
- 31. 前記各開口部の前記導体が露出した後、前記処理を継続して、前記本体の前記材料を除去すると同時に、前記本体の前記材料より遅い速度で前記第1の誘電体を除去することを特徴とする請求項1乃至10のいずれか一項に記載の方法

【国際調査報告】

| 1 | NTERNATIONAL SEARCH REPORT International app PCT/US97/1899 | | | | |
|---|---|--------------------------|---------------------|------------------------|--|
| A. CLASSIFICATION OF SUBJECT MATTER IPC(6) ::H01L 21/44, 21/56, 21/60 US CL :438/108, 109, 459 According to International Patent Classification (IPC) or to both national classification and IPC | | | | | |
| | DS SEARCHED | | | | |
| | ocumentation searched (classification system followe | d by classification sym | bols) | | |
| Documental | ion searched other than minimum documentation to th | e extent that such docu | rnents are included | in the fields searched | |
| Electronic d | iata base enmulied during the international search (n. | ame of data base and, v | where practicable, | search terms used) | |
| C. DOC | UMENTS CONSIDERED TO BE RELEVANT | | | | |
| Category* | Citation of document, with indication, where a | ppropriate, of the relev | ant passages | Relevant to claim No. | |
| Y | US 5,135,878 A (BARTUR) 04 Augus 17, to col. 5, line 20. | st 1992 (04/08/92 | col. 4, line | 1-23 | |
| Υ | US 5,504,036 A (DEKKER et al) 02 April 1996 (02/04/96) col. 6, lines 5-56. | | | | |
| A | US 4,954,458 A (REID) 04 September 1990 (04/09/90) entire 1-23 document. | | | | |
| A | US 5,270,261 A (BERTIN et al) 14 December 1993 (14/12/93) 1-23 entire document. | | | | |
| . A | US 5,472.914 A (MARTIN et al) 05 December 1995 (05/12/95) 1-23 entire document. | | | | |
| A | US 4,141,135 A (HENRY et al) 27 February 1979 (27/02/79) entire document. | | | 1-23 | |
| Purch | Purther documents are listed in the continuation of Box C. See patent family annex. | | | | |
| "Special categories of clied decaracents: "I" bits document published after the international filling date or priority decaracent defining the general states of the art which is not considered to be of particular relevance or the constant of the principle or theory underlying the invention. | | | | | |
| entier document published on or after the international fixing date. "X" document of particular relevance: the chained invention exceed the considered novel or cancel to be considered to involve as inventive step. "X" document which may drop deaths an original column along the document to be adont along the document. | | | | | |
| chief to establish the publication date of another challes or other special reason (as specified) document of purceular relevance; the deliment or committee to involve as inventive attention committee to involve as inventive attention or committee to involve as inventive attention. | | | | | |
| "P" document published prior to the international filing date but later than "A" document number of the same patent family | | | | | |
| Date of the actual completion of the international search Date of mailing of the international search | | | | | |
| 02 FEBRUARY 1998 D 4 MAR 1998 | | | | | |
| Name and mailing address of the ISA/US Commissioner of Patents and Trademarks Box PCT Washington, D.C. 2023l Presimile No. (703) 305-3230 Authorized officer | | | | | |

Form PCT/ISA/210 (second short)(July 1992)+